自从相控阵雷达问世以来，由于其具有测量精度高、观察空域宽、可处理多目标的特点，被广泛应用于预警、制导、搜索等战术场合。而T/R组件是相控阵雷达的核心部件，其技术指标、结构工艺以及成本等因素直接关系到雷达系统的成败^[1]。

随着数字技术的不断发展，将直接数字频率合成(DDS)技术引入相控阵雷达系统中，并以其为核心组成全数字T/R模块代替原来由移相器、微波衰减器、不等功率分配器等构成的模拟T/R模块，实现T/R组件的全数字化，从而进一步简化雷达系统结构、缩小雷达整机的体积^{[2, 3, 4]}。

文中雷达发射机通过DSP与FPGA联合控制3片DDS芯片高速稳定地产生多种所需的雷达波形，通过串口模块与PC机相连，在上位机界面自由设定参数，增强了系统的实时性和可操作性。经过实际测试，雷达发射机达到了预期目标。

图 1DDS技术是根据奈奎斯特采样定理，从正弦信号相位出发，将该正弦信号采样、量化、编码形成一个正弦函数表存在查询表ROM中。其工作过程为根据时钟脉冲f_c，N位相位累加器将频率控制字K循环累加，把相加后的结果通过相位寄存器输出作为取样地址送入波形表存储器。波形表存储器根据这个地址值输出相应的波形数据。最后，经D/A转换和滤波将波形数据转换成所需要的模拟波形输出。

图 1 DDS原理框图

图选项

普通的正弦波信号S(t)可写成：

S(t)=Acos(2πft+φ)

当振幅A与初始相位φ不随时间变化时，其频率就由相位唯一确定，即有

Δφ=2πfΔt

故系统输出频率即为

f_out=Kf_c/2^N

发射机设计是基于Altera公司的cyclone系列FPGA器件EP2C8Q208C8，配合以TI公司DSP器件TMS320C6416为主处理器的电路模块来控制3片DDS芯片AD9854实现设计要求。首先通过DSP给DDS传送控制字，输入DDS产生波形所需要的参数，送到DDS的I/O口寄存器，等待更新脉冲；而FPGA则控制整个电路的时序；最后给出更新脉冲，通过DSP与FPGA的联合工作完成雷达信号波形的产生。本设计的硬件结构主要有DSP电路、FPGA电路、串口模块等。发射机硬件结构框图如图 2所示。

图 2 发射机硬件结构框图

图选项

DSP是本系统中核心控制部分，它的工作状态直接影响到整个系统工作的好坏。为保证DSP工作稳定，特别加入了DSP监控模块，模块设计如图 3所示。当监控模块检测出DSP输出的检测信号异常时，检测模块向DSP发送复位信号将其复位为正常工作状态。当DDS芯片输出的信号偏离正常工作频率范围时，DDS检测模块会发出命令，使DSP运行中断程序，进而对DDS进行复位和重新配置。这样就可以使雷达发射机工作可靠性提高，输出更加稳定波形信号。

图 3 DSP监控模块

图选项

表 1 DSP芯片的内部含有锁相环模块，可以通过对锁相环设置来控制时钟倍频，通过倍频可以在输入时钟比较低的情况下，得到高速的系统工作时钟。DSP的倍频设置由CLKMODE1与CLKMODE0共同决定，可通过把开关接到CLKMODE1与CLKMODE0端口来手动调整倍频数。这样就可以自由控制DSP工作频率，进而控制雷达发射机的工作速度。本系统中，利用50 MHz晶振给DSP提供时钟，把倍频系数设置为20时，DSP的工作频率可以达到1 GHz^[9]。

图 4FPGA是现场可编程的高密度数字集成电路。它具有应用快速、使用方便、经济实用以及数字化的特点。发射机利用FPGA芯片EP2C8Q208C8进行译码，形成3片AD9854使能控制信号，分别控制3片AD9854芯片的更新脉冲与复位等信号，从而可以实现对不同芯片的控制^[10]。利用FPGA控制整个电路的时序使3片DDS同步工作，这样系统就可以输出满足设计的要求。

图 4 FPGA配置框图

图选项

图 5串口包括多种类型如RS-232-C、RS-485、RS-422等。其中最常见的是RS-232-C，它的结构比较简单，连接器由9针组成，通信时只要3根线就能完成信号发送和接收，但是由于它通信距离短、速度低的原因限制了它的应用。由于RS-422是差分通信接口，其抗干扰能力强，且传输速度达到10 Mbit/s，传输距离也比RS-232远^[11]。发射机为了使通信信号更加稳定，所以采用了RS-422和RS-232联合的方式。

图 5 串口发送接收

图选项

在DSP内部完成SC16C550的芯片配置，SC16C550可以进行串行和并行数据相互转换，它最高速度可达3 Mbit/s，完全满足本设计中低功耗和高速率的需求，并且它的内部包含一个16位FIFO发送和接收器，通过利用内部的FIFO可以使数据传输更加准确快捷。该模块中DS8921作用是进行232电平与422电平的转化，当SC16C550发送信号时，DS8921将发送过来232电平信号转换成422电平信号传送出给上位机；当上位机把信号传送给处理板时，DS8921将传送过来的422电平信号转换成232电平信号传送给串口处理芯片。

图 6雷达发射机软件设计采用QuartusII和CCStudiov3.3开发软件。并在Microsoft VC++6.0环境下开发上位机界面。本文的研究对象是实现连续波、单频脉冲信号、FSK等信号。软件调试之前必须进行初始化，初始化后需要等待上位机的命令，当上位机指令到达，通过串口传送给DSP，再经由DSP写给DDS，把参数送到DDS寄存器中，等待更新脉冲，最后由FPGA给出更新脉冲实现波形输出。

图 6 软件设计流程

图选项

首先利用上位机发送不同的频率值，通过频谱仪(Agilent E4402B)观测硬件产生的波形并记录连续波在不同时刻频点的测量值，具体值见表 2。

通过可以计算得出信号频率实测值f₁与理论值f₀的相对误差小于1%，满足实际发射机的指标需求，该发射机产生的信号频率稳定度M良好。

在上位机界面发出产生连续波、单频脉冲、FSK等信号指令，通过示波器(Agilent DSO6054A)截取输出信号的波形图用来分析系统的性能(如图 7~图 9)，可以清晰看到波形频率等参数。

图 7 连续波信号

图选项

图 8 FSK信号

图选项

图 9 单频脉冲信号

图选项

从实验结果分析可得到，雷达发射机通过示波器输出连续波，FSK信号和单频脉冲信号等波形曲线光滑，频谱图主谱良好，当信号为100 MHz时没有出现衰减，频率稳定性高，满足指标的需求。

综上所述，本文研制成功的雷达发射机之所以具有高速稳定实时的优良性能，是由于采用了基于FPGA/DSP控制DDS技术。与以往设计发射机方案相比较，在整机性能上有3点优点。

1)高速性。同以往用单片机控制DDS芯片相比，DSP芯片TMS320C6416最高时钟速度可达到1 GHz，解决了控制芯片速度不够的缺点，并且DSP芯片具有强大的运算处理能力，可以快速的控制DDS芯片产生多种实际需要的波形。

2)稳定性。同以往用晶体振荡器产生雷达信号的方案相比，通过DDS技术解决了雷达发射机输出信号频率不稳定、频谱纯度不高的问题以及不能改变的缺点。加入了DSP工作监控电路，保证了发射机工作的稳定性。与未添加监控模块的信号发生器相比，在强干扰环境下输出的信号更加稳定，系统正常工作时间也更长。

3)实时性。利用C语言编写上位机软件与串口通信程序，实现了可视化的人机操作界面，可以在上位机界面上自由更改信号参数，由DSP把相应的参数写入DDS芯片，实现实时控制不同信号输出的目的。

由于DDS技术产生的杂散分量比较大，且DDS芯片功耗大、散热性能不好，这些问题都影响着雷达仿真器产生信号的准确性，接下来需要进一步改善DDS芯片的杂散、功耗和散热等问题。