随着数字信号处理在理论及技术上的不断发展，数字技术以其在设计及实现上的可移植性和高可靠性，正在迅速地取代部分模拟技术^[1]。在射电望远镜的接收设备中，越来越多的数字处理方法被应用到数字接收机中，成为射电望远镜接收机的重要组成部分^{[2, 3]}。其中，有限冲击响应数字滤波器的设计是一种基本数字技术，至关重要。对于射电天文观测信号，在数字处理部分目前采用GHz量级的模数转换器(Analog-to-Digital Converter,ADC)，这样形成的高速率数据流在存储上形成瓶颈，使得数字滤波器硬件设计必须考虑数据降速或分流。传统的直接型滤波器运算速度过慢，随之提出的改进型的分布式算法(Distributed Arithmetic,DA)结构的滤波器提高了运算速度^[4]，但是需要过高的芯片面积，消耗大量的逻辑资源，从而很难达到运算速度以及逻辑资源节约的整体优化。而基于简化加法器图(Reduced Adder Graph,RAG)算法的有限冲击响应滤波^[5]使资源得到优化，但是在速度上又慢于改进型的分布式算法结构滤波器。并行滤波器在处理速率上比串行滤波器有明显的优势，但在现场可编程门阵列设计上，传统的并行滤波器的滤波器阶数、接收机带宽和通道数等参数都受到硬件资源(比如乘法器单元、存储单元数目)的限制^[6]。本文提出了一种改进的高速并行有限冲击响应数字滤波器的设计方法，使得硬件资源占用率大幅降低，数据速率降为MHz量级，较好地解决了滤波器阶数和数据流速率与硬件资源之间的关系，并且通过仿真和实验证实了设计的可行性。

有限冲击响应数字滤波器具有以下两个特点：一是具有很好的稳定的线性相位特性，从而保证信号在传输过程中不会失真；二是具有有限长的单位冲击响应，因而可用快速傅里叶变换算法实现处理信号，可大大提高运算效率^[7]。因为目前常用的模数转换器已达到GHZ量级，且位数也达到16 bit，这就需要提高数据传输速度，高速有限冲击响应滤波器就是需要在算法上进行改进以使滤波器能够处理高速率数据。有限冲击响应数字滤波器的输出y(n)可以看作是滤波器系数与输入信号的卷积和，设x(n)为输入信号，h为滤波器的冲击响应，其表达式如(1)式^[8]：

图 1 并行滤波输入输出关系矩阵 Fig. 1 The matrix relating input and output in the parallel filter

图选项

浮点数x用有符号二进制数表示如(8)式：

位平面法能够重新排列滤波器中加法和乘法的顺序^[12]。图 2是量化位数为M的N抽头有限冲击响应滤波器的位平面结构。将所有滤波器系数转换为正则有符号系数码，在第1个位平面，各位正则有符号系数码与对应输入信号各位相乘，然后相加。第1位平面的输出结果进行移位，等待其他位平面的结果相加。其他位平面的处理方法类似，只是移位位数不同。

图 2 N抽头FIR滤波器的位平面结构 Fig. 2 Illustration of the bit-plane structure in an N-tap FIR filter

图选项

根据8路并行滤波器的推导公式，输出的8路信号并串转换结果等价于串行滤波器的结果。直接使用并行结果某一相位的输出，相当于对串行结果进行了8倍的抽取，对于射电天文望远镜中Gpsp量级采样率的模数转换器，这样倍数的抽取完全符合奈奎斯特准则，不会造成结果失真。这样进一步减少了运算量，同时还完成了抽取功能，极大地降低了硬件资源的占用。

在高速并行有限冲击响应滤波器的设计中，将系数使用正则有符号系数编码，同时采用位平面法和抽取的方法，在硬件上能减少加法和乘法的次数，有效提高运算速度，减少资源的占用。具体设计过程如下：

(1)将输入信号进行8倍的抽取；

(2)将滤波器系数进行8倍的抽取；

(3)将滤波器系数量化、转化成为11位正则有符号系数编码；

(4)对输入信号和滤波器系数依据(7)式进行运算，运算时，应用位平面法，先将输入信号各点与对应滤波器系数的各平面的值相乘，再进行加减运算，最后移位(位数对应位平面的序号)；

(5)将移位后的结果相加即为滤波器输出的结果。

为了验证上述设计，对其进行仿真和测试。首先确定滤波器参数，综合考虑现场可编程门阵列的硬件资源的限制，为了获得相对较好的幅频性能，采用等纹波法设计127阶滤波器，对其系数进行10位量化，幅频响应和相位特性如图 3。 通带范围设计为 [0.02,0.03] Fnyq (奈奎斯特频率)，最高旁瓣抑制水平为-60 dB。

图 3 带通滤波器幅频响应和相位特性 Fig. 3 The characteristic curve of amplitude vs. frequency (upper panel) and that of phase vs. frequency (lower panel) for the response of the bandpass filter

图选项

其次，对上述127阶滤波器系数应用改进的并行滤波算法进行Matlab仿真，输入信号为高斯白噪声，仿真结果如图 4，从上至下依次为输入信号、滤波器系数、串行滤波器输出结果、并行滤波器输出结果、改进的并行滤波器输出结果和串并滤波器误差信号，从图中可以看出，串并滤波器误差信号低至10^-16数量级，表明上述算法的可行性。

图 4 串行、并行、改进并行滤波器仿真结果比较 Fig. 4 Comparison between simulated responses of the serial filter,the parallel filter,and the improved parallel filter

图选项

具体到现场可编程门阵列的实现，在CycloneII EP2C50F672上进行综合和测试，采用的参数配置见表 1。

表 2和表 3分别给出了并行滤波和改进并行滤波的QuartusII软件综合结果。对比可以看出改进并行滤波算法能够明显减少现场可编程门阵列资源的占用，使其他参数水平得到有效提高。

采用QuartusII进行仿真，滤波器幅频响应如图 5，最大旁瓣抑制比达到-50 dB。Matlab和QuartusII仿真结果基本一致，验证了算法实现的正确性。

图 5 改进的并行滤波器的幅频响应 Fig. 5 The characteristic curve of amplitude vs. frequency for the response of the improved parallel filter

图选项

将编译结果下载到硬件中进行测试，输入信号为50~450 MHz的中频白噪声信号，加入了25 MHz的单频信号，图 6表示输入信号(上图)和滤波抽取后信号(下图)的频谱。

图 6 基于现场可编程门阵列的改进并行滤波算法测试结果 Fig. 6 Test results of the improved parallel filter based on the FPGA

图选项

从测试结果可以看出，输入的单频信号经过改进的并行滤波器得到了与理论相符的输出，信号的功率输出理论值输入输出差10 dB，实测输入输出差9.88 dB，相对误差1.2%，这证明了改进的并行滤波器的正确性，且达到了1 Gpsp的处理速度。

本文通过对有限冲击响应并行滤波算法进行分析，提出了一种改进的高速并行滤波算法，通过将位平面法、正则有符号系数编码算法和抽取算法应用于并行有限冲击响应数字滤波器，提高了滤波器处理数据的速度，较好地解决了滤波器阶数增加与数据流速率和硬件资源之间的关系，并且利用Altera公司的Cyclone器件实现了一个127阶改进的高速并行有限冲击响应滤波器，通过仿真和测试验证了设计的可行性。在实际中，应根据滤波器性能要求，在现场可编程门阵列资源的占用与数据流速率之间找到一个平衡点。总之，改进型高速并行滤波器设计为射电望远镜中数字滤波器的设计提供了一种新的思路。