引言

小型化是铷原子钟发展的一个重要方向，为通信基站设备、高稳电子设备、机载和弹载装备等领域的应用，提供了一个高精度的频率标准源.小型化铷原子钟在使用的过程中，由于受量子系统谱线中心频率漂移、受控振荡器频率的老化漂移、相检波器及直流放大器输出电压的漂移等因素的影响^[1]，存在较大频率漂移（普通商品铷钟约为5E−13/天），导致频率准确度缓慢变化，所以需要每隔一段时间对铷原子钟进行频率校准.频率校准通常采用GPS驯服铷钟的方式，校准精度在E-12量级，为满足这一需求，小铷钟的频率调节精度必须优于E-12量级.本课题组最新研制了一款小型化高性能铷原子钟，其倍频综合电路模块采用了一款具有极低相噪的数字锁相环（PLL）芯片，使整机稳定度以及相噪等主要性能指标达到较高水平.但该PLL芯片只具有24位分辨率的能力，最高调节精度在E-9量级，无法满足频率调节精度的应用需求.因此为了使其频率调节精度优于E-12，并且不影响小铷钟稳定度以及相噪等主要性能指标，本文设计了一款新型的数字倍频综合电路，实现小型化铷原子钟输出频率的高精度调节（其调节精度达到E-18量级），完全能满足相关的应用需要.

1 高精度频率调节电路的设计 1.1 高精度频率可调数字倍频综合电路方案

在小型化铷原子钟电路系统中，需要将圧控振荡器输出信号的频率转换为铷原子的共振跃迁频率6.834 687 5 GHz，并对这一微波信号进行调制，作为探询信号送入以物理系统为核心的鉴频系统，得到伺服晶振的误差信号^[2].这个频率转换由数字倍频综合电路完成，该单元电路一般由数字倍频电路和微波倍频电路组成.原有的数字倍频综合电路的倍频方法是，将压控晶体振荡器输出的10 MHz信号通过一款数字PLL芯片进行数字锁相倍频得到455.645 8 MHz信号，并通过单片机对该信号进行调制，将带有调制信息的455.645 8 MHz信号送入到微波倍频器进行15次倍频，得到带有调制信息的频率为6.834 687 5 GHz的微波探询信号送入到物理系统进行鉴频，原数字倍频综合电路原理框图如图 1所示.

由于原方案所采用的数字PLL芯片分辨率较低，调节精度在E-9量级，无法满足应用需求.我们在原方案基础上进行改进设计并提出了一种新方案，新方案中数字PLL倍频电路将圧控晶振输出的10 MHz信号倍频得到一个带调制的频率为455.6 MHz的信号，与小数频率综合器产生的频率为0.687**MHz的信号进行合路（**为频率可调），合路器中并未直接进行混频，而是在送入到微波倍频器内进行15次倍频和混频（455.6 MHz×15+0.687**MHz=6834.687**MHz），最终得到带调制信息的频率为6.834 687 5 GHz的微波探询信号.其中小数频率综合器采用了一款高精度的直接数字频率合成器（DDS）芯片AD9956，该芯片具有48位分辨能力，使微波（6.834 687 5 GHz）频率控制精度可达到四十亿分之一^[3]，同时由于环路中倍频系数的存在，理论上能实现10 MHz输出信号在5.2E-18量级上的高精度频率调节，完全能满足应用需求.新数字倍频综合电路原理框图如图 2所示.

1.2 小数频率综合器电路设计

小数频率综合器电路主要由电源模块、单片机系统（STC89C52RC）、DDS电路（AD9956）、滤波电路、阻抗匹配电路、选频放大等电路组成，原理框图如图 3所示.

由图 3可知，圧控晶振输出的10 MHz信号作为AD9956的参考输入，通过STC89C52RC单片机控制AD9956频率控制寄存器中的频率控制字，输出一个高精度小数信号，该方案中输出的小数信号的频率为0.687**MHz.同时还在输出信号末端配套设计了滤波、匹配、选频放大等单元电路.本文仅给出DDS电路（AD9956）、滤波电路、选频放大电路的设计及其相应的输出信号测试频谱图，其余部分从略.图 4、图 5分别为AD9956电路图和AD9956输出信号测试频谱图.在DDS电路（AD9956）中，REFCLK即为输入时钟管脚，接10 MHz参考源信号，OUT1和OUT2为分频后输出的0.687**MHz信号，单片机通过控制PS0、PS1、PS2的高低电平，将频率控制字分别存储到AD9956的频率控制字寄存器中，来改变输出的频率，同时单片机与AD9956之间的通信采用两线串行方式（SDO、SDI、SCLK），CS为I/O选通信号，I/O_UPD为寄存器数据更新.

由图 5可知，AD9956直接输出的0.687**MHz信号包含有较多的谐波成分和杂散信号，必须经过滤波器进行滤除处理后方可使用.椭圆函数滤波器由于其过渡带很窄、下降迅速的特点，相比其他函数滤波器性能更好^[4].根据铷钟电路的应用需求，本设计方案选择七阶椭圆低通滤波器，它具有通带-阻带过度快的特点.该七阶椭圆低通滤波器的主要技术指标是：3 dB截止频率fc为1 MHz、输入输出阻抗为50 Ω、最低阻带频率fs为1.2 MHz、最小阻带衰减为50.96 dB、通带内纹波小于0.1 dB.具体参数值由滤波器仿真软件计算得出.图 6、图 7分别为本方案设计的七阶椭圆低通滤波器电路图和计算机仿真得到的幅频特性曲线图.

由图 7可知，该七阶椭圆低通滤波器通带为0~1 MHz，带外衰减达到50 dB，在1 MHz的两倍镜像频率2 MHz附近出现一个极点，图 8为通过七阶椭圆滤波器后0.687**MHz信号实测频谱图.

通过对图 5、图 8中输出信号的频谱进行对比可以发现，该七阶椭圆低通滤波电路对AD9956输出信号的谐杂波有较好的滤波效果.

滤波后小数频率综合器输出信号0.687**MHz的功率为-16.52 dBm，无法满足后续电路的功率要求，所以需要对该信号进行功率放大.在铷钟电路初步调试过程中，我们选用信号源代替小数频率综合器，将信号源输出频率设定在0.687**MHz，通过不断改变其输出的射频信号功率，寻求最佳锁定信号.实测时，当0.687**MHz信号功率在−4 dBm附近时，铷钟锁定信号幅度最大.所以我们设计了一款三极管选频放大电路，对信号功率进行选频放大，其中三级管选用的是NPN型高频小功率硅管3DG6，并选择LC并联谐振回路作为选频电路，经过相关分析计算得到电路的具体参数值.图 9、图 10分别为三极管选频放大电路和选频放大后信号测试频谱.

由图 10可知，小数频率综合器输出信号0.687**MHz通过选频放大后功率达到-3.60 dBm，可满足后续微波倍频混频电路的功率要求，并能实现铷原子钟系统闭环锁定工作.

2 电路性能验证测试及数据分析 2.1 频率稳定度的测试与评估

在完成了高精度频率调节电路设计、制作和调试后，我们将其与小型化铷原子钟整机联机进行闭环调试，并对铷钟电路系统进行了参数优化，最终实现了铷钟的闭环锁定和稳定工作.

我们以高性能主动型氢钟作为频率参考源，使用Picotime频率稳定度测试仪测量了改进后的小型化铷钟整机的频率稳定度，将测试结果与原方案铷钟的稳定度指标进行了对比，得到两组频率稳定度测试曲线.新、旧两种方案的频率稳定度测试结果如图 11、图 12所示.

对于高性能原子钟的频率稳定度测试，Picotime频稳测试仪（Orolia集团下属SpectraTime公司生产）的短稳测试能力略显不足，该仪器测试10 s以下稳定度指标时，其自身的本底噪声相对较大，测1 s稳定度时的本底噪声在3.0E−12水平，对测试结果有影响，但测10 s以上稳定度时其本底噪声足够低，能真实反映被测原子钟的性能.据此，由上述图 11、图 12给出的稳定度测试结果可得，新方案的10 s稳定度和100 s稳定度分别为1.06E−12和4.1E−13；原方案的10 s稳定度和100 s稳定度分别为1.03E−12和4.6E−13.该结果能较真实的反映新旧两种方案的铷钟性能，所以可得出结论，新方案铷钟的短期稳定度指标为4.1E−12$/\sqrt \tau $水平，原方案铷钟的短期稳定度指标为4.6E−12$/\sqrt \tau $水平，即新旧两种方案小型化铷钟的短稳指标处于同一水平.

2.2 频率调节精度的实验验证及测试结果分析

AD9956是一款具有48位分辨能力的高精度DDS芯片，根据公式FOUT=REFCLK*N/2⁴⁸（FOUT为输出频率，REFCLK为参考频率，N为频率控制字，48为频率寄存器位数）.当取N=1时，计算可得AD9956输出信号频率的步进精度为3.55E−15，根据铷钟倍频综合电路的倍频系数（约683.4）计算，理论上10 MHz输出信号频率的最高调节精度为5.2E−18，完全能满足各类铷钟的应用需求.

考虑到小型化铷钟10 MHz输出信号的秒稳定度指标在4E−12水平，当频率调节幅度过小时无法通过测试仪器精确测量其频率准确度的变化.为了验证本文设计并实现的高精度频率调节电路方案的实际效果，我们做了以下一组对比测试实验，通过计算可知，当DDS频率控制字变化量△N设为192 360时，变化频率为192 360倍步进值，此时10 MHz输出信号的准确度变化量为1E−12.我们通过使用Picotime频率稳定度测试仪对上述频率调节前后的10 MHz输出信号分别进行测试，数据采样间隔为1 s，测试采样时间为100 s，记录这100个点的频率准确度，并计算其平均值，通过对比频率调节前后频率准确度平均值的偏差来验证该方案的频率调节精度，频率准确度测试结果如图 13、图 14所示.

测试及分析计算结果表明，频率调节前输出频率准确度测试结果平均值为−2.588 976 2E−11，频率调节后频率准确度测试结果平均值为−2.487 676 2E−11，故实际测得的频率准确度调节变化量为1.013E−12.通过以上实验验证及测试数据分析可知，当变化量为192 360倍最小步进值时，可实现输出频率准确度在1E−12量级上的精确调节.并由此我们可以推论，当DDS频率控制字变化量△N设为1（最小步进值）时，该方案可实现5.2E−18的最高频率调节精度.

最后，我们将改进设计后具备高精度频率调节功能的小型化铷钟性能指标与原方案以及国内外两款高性能小型化铷钟的相关指标作了对比，比较情况如表 1所示.

由表 1可知，在采用了本文高精度频率调节设计方案后，我们的高性能小型化铷钟保持了良好的短期频率稳定度指标，并且输出频率调节精度相比于原方案以及国内外的两款同类型铷钟产品有了大幅度的提升.

3 结论

为实现小型化铷原子钟输出频率高精度调节这一应用需求，本文在原有高性能小型化铷原子钟的基础上，对数字倍频综合电路进行改进设计，运用AD9956芯片设计了一款小数倍频综合电路，并通过DDS+PLL的方式进行倍频综合.根据实验测试结果及数据分析可知，该方案在保证了其稳定度指标与原方案相当的同时，实现了小型化铷原子钟输出频率在E−18量级高精度可调的功能，且其频率调节精度远优于原方案以及国内外两款同类型铷钟产品.同时该方案的实现也为今后高性能驯服铷原子钟等做好了一定的技术储备，具有较广泛的应用价值.