引言

恒温晶体振荡器为铷原子频标提供初始频率源，也是其标准频率输出的载体.小型化、高稳定度铷原子频标要求晶振具有体积小、相位噪声低和短期频率稳定度高的特点.本文研究工作主要目的，旨在设计一种小型化、高性能晶振，以满足频率稳定度为5×10^-12τ^-1/2，体积大约为200 mL的铷原子频标的应用需求.设计工作围绕小型化、低相噪和提高频率稳定度几个方面进行.本文介绍这种晶振的主要设计思路和测试结果.

1 晶体振荡器结构和工作原理

晶体振荡器由振荡电路、放大电路、隔离电路、滤波与匹配电路和温控电路几部分构成，见图 1.在直流电压V_t作用下，晶体产生具有各种频率分量的频谱，由振荡电路进行选频，产生高Q值10 MHz信号.放大电路将10 MHz信号增强到合适的幅度，满足实际应用的需求.隔离电路的功能是实现振荡电路与负载之间的隔离，降低负载对信号质量的影响.滤波与匹配电路的作用是抑制10 MHz信号的谐杂波，并实现晶振与外部负载之间的阻抗匹配.温控电路的作用是将石英晶体的工作温度精确控制在晶体频率-温度特性曲线的拐点处，减小输出频率的温度系数，克服环境温度变化对输出频率稳定性的影响.

在各个电路模块中，振荡电路是核心，它的特性在很大程度上决定晶振输出频率的稳定性和相位噪声.其它电路对信号稳定性和频谱纯度也有重要影响.

2 电路设计

电路的设计工作主要包括振荡电路结构选型、晶体管噪声抑制、电路的有载Q值、谐杂波抑制、克服负载效应和晶体温控等几方面，每一个因素均会对晶振的电性能产生重要影响.

2.1 振荡电路结构

晶振振荡电路由晶体、放大网络和反馈网络组成.现有设计方案有串联晶体振荡电路和并联晶体振荡电路两种.在串联型电路中，晶体置于放大网络与反馈网络之间，工作在串联谐振频率ω_q上，缺点是振荡方式的稳定性较差.并联型电路中，晶体置于反馈网络中，工作在串联谐振频率ω_q与并联谐振频率ω_p之间，晶体呈感性，与其它电抗元件构成并联谐振回路^[1].目前高稳晶振多采用并联型振荡电路.并联型电路按晶体与晶体管3个电极的连接方式不同，又分为c-b，e-b和c-e三种电路方案^[2].在设计中，最终选取晶体连接于晶体管c极和b极之间、e极接地的c-b电路，称为并联型皮尔斯电路.该电路具有振荡回路与晶体管、负载之间的耦合弱、输出频率稳定性好的优点.

图 2为c-b电路的电路结构图.晶体管T₁起放大作用，石英晶体Q是频率信号产生单元，电容C₂，C₀，C_t和电感L₁是反馈网络.晶体管、晶体和反馈网络共同构成一个谐振回路.

振荡电路的谐振频率选为10 MHz，C₀和L₁构成的回路呈容性，晶体则工作在感性区，可以等效为电感L.所以，整个电路构成一个谐振频率为10 MHz的L-C振荡电路.其中C_t为调试电容，起到频率微调的作用.

2.2 晶体管噪声

相位噪声决定于电路元器件的热噪声.无源器件电容、电感的热噪声极小，主要噪声来源是晶体管.因此，减少晶体管数目，并选用噪声尽可能低的晶体管，是实现低相噪的重要途径.晶体管噪声可以用等效的E_n-I_n噪声模型来分析.将各个噪声源等效到b-e输入端，并得到相互独立的输入端噪声电压源E_n和输入端噪声电流源I_n. 图 3是晶体管等效噪声模型^[3].

图 3中R_s为无噪声信号源内阻，E_s为R_s电压的均方根值，虚线框中是无噪声晶体管等效电路. ${g_m}{v_{b'e}}$是集电极噪声电流.等效输入噪声电压E_n和等效输入噪声电流I_n可以表达为^[4]：

$E_n^2 = 4kT{r_{b'b}} + 2e{I_c}r_e^2 + 2e{I_B}r_{b'b}^2 + \frac{{2e{f_L}I_B^\gamma r_{b'b}^2}}{f} + 2e{I_c}r_{b'b}^2{(\frac{f}{{{f_T}}})^2}$

(1)

$I_n^2 = 2e{I_B} + \frac{{2e{f_L}I_B^\gamma }}{f} + 2e{I_c}{(\frac{f}{{{f_T}}})^2}$

(2)

(1)式中${r_{b'e}} = {\beta _0}{r_e}$，(1)、(2)式中f_T为截止频率，β₀为电流放大倍数，${r_{b'b}}$为基区体电阻. k为玻尔兹曼常数，T为绝对温度，e为电子电量，I_c为晶体管集电极电流，I_B为晶体管基极电流，f_L为1/f噪声的转折频率.由于晶体管是低相噪晶振电路中的非常重要元件，(1)式和(2)式表明，要减小噪声电压和噪声电流，应选用截止频率f_T高、电流放大倍数β₀大和基区体电阻${r_{b'b}}$小等特征的晶体管.

为了降低相位噪声，采取了三项技术措施.首先是选用了一款截止频率为3 GHz、噪声系数为0.1 dB、电流放大倍数为200和基区体电阻为2 Ω的低噪声晶体管；其次是在满足输出功率的条件下，振荡电路和放大电路仅各用一只晶体管，以减小晶体管数目；最后是根据晶体管本身的工作特性，适当地调整静态工作点，使晶体管工作在低噪声区域.

2.3 晶体有载Q值

选择高Q值晶体，并尽可能提高晶体的有载Q值，有助于降低相噪和提高频率稳定度.下面利用图 4所示的皮尔斯振荡电路的交流等效电路图来分析如何提高晶体有载Q值的问题^[5].

晶体的空载Q值表达式为：

$Q = {\omega _0}{L_q}/{R_q}$

(3)

(3)式中w₀为晶体自然谐振频率，L_q为晶体等效动态电感，R_q为等效动态电阻.当晶体接入电路后，有载Q值为：

${Q_{load}} = {\omega _0}{L_q}/({R_q} + {R_{load}})$

(4)

对比(3)式和(4)式可知，由于电路引入了阻性损耗R_load，有载Q值低于晶体空载Q值.

由图 4容易看出，虚线框部分是晶体，R_e和X_e分别是晶体等效串联电阻的实部和虚部，R_i为晶体管共射输入电阻，U_b为晶体管b-e间的偏置电压. R_load为C_t引入的容抗R_c、R_a与C₁并联阻抗R₁、R_b与C₂并联阻抗R₂之和，即：

${R_{load}} = {R_c} + {R_1} + {R_2} = 1/j\omega {C_t} + {R_a}/(1 + j\omega {C_1}{R_a}) + {R_b}/(1 + j\omega {C_2}{R_b})$

(5)

所以，根据(5)式，提高有载Q值的措施是减小R_load，即尽可能增大C_t，C₁和C₂，并减小R_a和R_b.

在实际电路中，R_a和R_b为振荡级晶体管放大器的输出、输入电阻的并联电阻，C_t为标称频率的调整电容，C₁为L₁C₀回路等效电容，C₂为晶体管的级间反馈电容.在电路设计时，增大C₁和C₂需要兼顾振荡电路容易起振，增大C_t时需要兼顾使振荡频率容易调整到10 MHz标称频率.采取以上这些措施后，可以使晶体有载Q值提高约20%.

2.4 谐杂波和负载效应

为了改善10 MHz输出信号的频谱纯度，滤波电路采用了2级π型LC级联滤波方案.该方案对二次和三次谐波和杂波的抑制效果比较明显.匹配功能通过调整两级滤波器的元件参数值实现，目的是使频率输出端匹配到50 W的标准阻抗上.这样做的好处是降低了晶体振荡器由负载效应引入的信号反射，同时也避免了后级电路通过负反馈对振荡电路的影响，这种影响的结果是使晶振短期频率稳定度变差.

图 5是实测得到的晶振10 MHz信号和谐杂波的功率谱.当参考电平为20 dBm时，10 MHz输出功率为6.4 dBm，二次谐波为-55 dBc，三次谐波为-55 dBc，杂波为-84 dBc.这表明该种晶振谐杂波抑制达到了一般商用优质恒温晶振的水平.

早期晶体振荡器的隔离电路多采用射级跟随器.但是用单源晶体管作为射随器输出，有负载能力低、输出隔离度不高的缺点.为此，选取CMOS反相互补缓冲输出芯片来提高负载驱动能力，保证了振荡电路与输出电路（包括滤波与匹配电路和负载）之间良好的隔离，有效降低负载效应的影响.

2.5 恒温控制

控温电路采用直流放大连续控温，用小型中功率管发热直接对晶体进行传导加热，这比电阻丝加热更节省功耗.晶体的工作温度控制在晶体频率-温度曲线的拐点处，以改善晶振输出频率的频率-温度特性.另外，为了保证晶体的恒温效果，考虑了温控电路自身的温度漂移问题.目前晶振控温电路多用单级运算放大器，其输出端存在零点漂移.选用了低漂移、低噪声双运算放大器，使两运放输入失调，电压对输出端零点漂移的贡献相互抵消^[6].控温系统设计中，还需注意晶体、功率管和高B值热敏电阻位置的合理布局，这对于提高控温精度是有好处的.在室温条件下，将晶振放在变温箱中，在-20 ℃~+70 ℃温度区间，测量了晶振的温度系数，结果为±1.6×10^-7/℃.

2.6 小型化设计

在小型化设计方面，采用了以下办法来减小体积.首先，对振荡电路做了简化，省去了自动增益负反馈AGC电路.其次，减小了晶振电路级数，从通常的两级幅度放大，变为仅用一级幅度放大.最后，电路芯片与其它电抗元件均选用小封装表贴元件，在PCB设计时采取紧凑合理的电路元器件布局.最终得到的晶振尺寸为2×2×1 mL.

3 电路设计

测量了晶振的相位噪声和频率稳定度指标.用PN9000相位噪声测试系统测试了相位噪声，结果示于图 6和表 1.

晶振作为铷原子频标的频率源，在2倍调制频率处的相位噪声L(2f_m)对铷原子频标稳定度指标有直接影响.相位噪声功率谱密度${\sigma _y}(\tau )$与L(2f_m)的关系为^[7-9]：

${\sigma _y}(\tau ) = \frac{2}{3} \cdot \sqrt 2 \cdot \frac{{{f_m}}}{{{f_0}}} \cdot {10^{L(2{f_m})/20}}/{\tau ^{1/2}}$

(6)

(6)式中f₀为10 MHz，f_m取136 Hz.根据表 1，2f_m处相位噪声L(272 Hz)为-152 dBc/Hz.经(6)式计算，晶振相噪对铷原子频标频率稳定贡献仅3.2×10^-13τ^-1/2，这表明该晶振可以满足高稳定度铷原子频标设计需求.

图 7为用OSA公司8607超稳晶振作为外参考源，用A7-MX频稳测试仪测量得到的晶振的频率稳定度测试结果.短期频率稳定度为3×10^-11/10 ms，4.4×10^-12/100 ms，1.8×10^-12/s，达到了一般商品高稳恒温晶振的水平.

4 小结

设计了一款小型化10 MHz恒温晶体振荡器.振荡电路采用了稳定性好的并联型皮尔斯电路方案.基于对等效电路的E_n-I_n噪声模型的分析结论，选用了低噪声晶体管，并尽可能减少了晶体管数量.调整元器件参数提高了振荡电路的有载Q值.采用2级π型LC级联滤波方案有效抑制了二、三次谐波和杂波.利用CMOS反相器降低了负载效应.将晶体温度控制在晶体频率-温度曲线的拐点，降低了晶振的温度系数.通过小型化设计，实现了体积为4 mL晶振样件.晶振的近端相噪为-115.5 dBc/Hz@1 Hz、远端相噪为-152.6 dBc/Hz@10 kHz.理论分析表明，晶振相噪对铷原子频标频率稳定度的贡献仅为3.2×10^-13t^-1/2.晶振的短期频率稳定度指标为3×10^-11/10 ms，4.4×10^-12/100 ms，1.8×10^-12/s，能够满足小型化铷原子频标的应用需求.