地震数据采集设备是地震学研究获取所需数据的重要工具，数字化、宽频带、大动态采集设备为地震学研究提供了有力的数据支持。地震波具有较大的动态范围，从微弱地震信号、慢地震波动、核震信号、矿震塌陷、地脉动、地球背景噪声，到近场监测记录8级以上大震，地震动信号幅度跨度超过200 dB^[1]。研制大动态高精度地震数据采集设备是地震学新时期发展领域需要解决的问题。随着现代科技的不断发展，数据采集技术在不断进步。宽频带地震计噪声水平降低到1 μV以下已成为可能，此时地震计最大输出可达40 V，且动态范围大于150 dB^[2-4]。然而，现代广泛使用的基于Δ-ΣAD转换技术的24位地震数据采集系统的动态范围在145 dB左右^[5]。在实际地震信号监测中，数据采集系统在记录地震信号时分辨率不够、信噪比不高，地震计和数据采集系统的分辨率不在同一量级，采集设备动态范围限制了宽频带地震计的性能，使之难以有效地提取有价值的地震信息。尤其是发生大地震时，数据采集器出现记录数据饱和、限幅失真现象，在大震后抗震救灾急需第一手地震数据资料时，最重要的近场台站几乎失去了地震监测功能^[6-7]。针对目前地震数据采集系统动态范围不足的问题，有必要研制开发具有高分辨率、更大动态范围的地震数据采集系统。

为增大数据采集系统动态范围，本文提出一种双Δ-ΣAD采集芯片设计思路，通过自动切换实时数据采集模式拓展采集系统动态范围的方法。该方法应用可编程门阵列(FPGA)芯片技术，实现ADS1256高精度24位芯片采集电路数据采样，AD采集芯片电路可同时监测两路信号，系统根据输入信号幅度变化自动切换数据采集模式。当输入信号幅度增大时，采集系统会自动切换到高动态范围模式采样数据；当输入信号幅度变化较小或恢复正常时，系统自动切换恢复高分辨率模式采样数据，在不增加采集系统硬件成本情况下，可以有效提高数据采集系统的性能。实验表明，该方法可显著提高数据采集系统的动态范围和分辨率。

1 系统原理简述

如图 1所示，图中蓝色部分为模拟电路，白色部分为数字电路，蓝白相间部分为模数混合电路；信号在输入AD采样前需要对数据进行预处理，有效降低高频噪声，使输入信号幅度与ADC芯片量程相匹配：采样使用的AD芯片为ADS1256，该芯片为TI(Texas Istruments)公司24位高精度Δ-ΣADC，具有低噪声、自带PGA(programmable gain amplifier)和可编程控制采样速率等特点^[8]；为减小误差并提高共模信号抑制比，采用差分输入方式采集输入电压信号；主控芯片选用Altera公司Cyclone IV系列的EP4CE10F17C8芯片，控制ADS1256芯片采集数据，采集到的数据暂存至FPGA的FIFO memory，当FIFO存满时，即可将采集数据发送出去。芯片工作电源通过AC/DC模块将交流电转成直流+12V，提供给电路上各种模块工作电压。

数据采集系统工作流程如下。上电后，采集系统中FPGA对ADS1256芯片相关寄存器进行配置，完成PGA、采样率、采样通道和采样模式设置。初始化完成以后，采集系统开始双通道同时启动AD采集采样、读取数据，数据存入FPGA芯片电路的两个FIFO memory(第1与第2个FIFO)存储单元中。与此同时，如图 1采集系统电路架构所示，采集系统中CPU直接获取来自调理电路的信号，该调理电路为电压比较器，其输出信号直接传递给CPU的信号为逻辑0/1，CPU接收到该信号后将逻辑0/1信号存入第3个FIFO中，且FIFO中的逻辑0/1信号始终领先第1与第2个FIFO一个时钟周期。待到3个FIFO均存满时，采集系统通过第3个FIFO输出信号来选择确认工作模式。当采集系统接收到高电平信号(逻辑1)时，进入大信号通道数据采集模式，采集到数据为输出大信号通道的数据；当系统接收到低电平信号(逻辑0)时，采集系统进入小信号通道采集模式，采集到的数据则为输出小信号通道的数据。

2 系统硬件设计

系统硬件主要包括信号调理电路和AD转换电路。

2.1 信号调理电路

在数据采集过程中注意到，地震信号频谱主要分布在50 Hz~数百s区间。为去除假频信号和高频干扰，需要对记录信号数据进行滤波处理。调理电路中设计了一个二阶低通巴特沃斯滤波器。

电路选取参数电阻R=5.6 K、电容C=100 nF的元器件。应用公式(1)~(4)，得到滤波器截止频率为201 Hz：

$ A(\mathrm{j} \omega)=\frac{1}{1+\mathrm{j} \omega C_2\left(R_1+R_2\right)+(\mathrm{j} \omega)^2 C_1 C_2 R_1 R_2} $

(1)

$ A(\mathrm{j} \omega)=\frac{1}{1+\mathrm{j} \omega \cdot 2 R C+(\mathrm{j} \omega)^2+2 C^2 R^2} $

(2)

$ \omega_0=\frac{1}{\sqrt{2} R C} $

(3)

$ f_0=\frac{1}{2 \pi \sqrt{2} R C} $

(4)

式(1)、(2)为二阶低通巴特沃斯滤波器的传递函数，式(3)、(4)为滤波器的截止频率。

滤波器能有效滤除高频噪声，提高采集数据的可用性。在滤波器电路设计过程中，需要考虑所选用元件的参数精确度与稳定性，确保滤波器截止频率的可靠性，从而保证数据采集系统获取的地震信号更加真实可信。

为增大采集系统动态范围并与对应ADC量程相匹配，需要满足两组ADC采集芯片电路均可对采集信号进行不同程度的放大。ADC芯片最大可采集数据工作电压是+5 V，而宽频带地震计输出最大电压可达40 V，因此，如图 2所示，上部设计的ADC芯片电路为大信号匹配电路，电压放大增益选择1/8与ADC量程适配，然后再接入AD转换电路。由于采集系统对电路噪声要求极为严格，电路以及小信号放大电路采用运放均为THS4131全差分输入/输出低噪声放大器。该芯片1/f噪声拐角频率在350 Hz，输入基准噪声在1.25 nV/$\sqrt{\mathrm{Hz}} $，噪声水平符合采集系统电路设计要求。

采用的24位ADC芯片极限动态范围约为144 dB，而宽频带地震计输出信号动态范围可达160 dB，所以为增大采集系统动态范围，设计了小信号放大电路，如图 2所示中间部分单元电路。电路中选用电阻3.5 kΩ与MMBD101LT1G齐纳二极管组成钳位电路，将电压限制在5 V内，使低于5 V电压的小信号接电路中电压跟随器与大信号通道匹配，最后接入采集AD转换电路。

在采集电路选择工作模式前，CPU接收来自信号调理电路的使能信号，控制采集工作模式，如图 2所示下部电路单元。电路由3部分组成，首先将滤波后差分电压信号转换成单端输出信号，再将信号与输入的1 V基准电压比较；然后将下一级输出信号接上两个并联二极管1N4007，上下嵌压在3.3 V以内；最后接入FPGA对应引脚。该电路为开关控制电路，不需要采集其电压值，对信号噪声要求不高，电路选用运放器件为LM318。

2.2 AD转换电路

采集电路中的AD采集部分选用两片ADS1256芯片进行信号转换，完成两路信号采集。在ADS1256芯片电路中:

$ \mathrm{LSB}=\frac{2 V_{\text {ref }}}{\operatorname{PGA}\left(2^{23}-1\right)} $

(5)

式中，LSB为输入端可测最小电压，PGA为可编程增益放大器，V_ref为参考基准电压。该公式对于保证采集系统中AD转换电路数据精度十分重要^[9]。

如图 3所示，为提供稳定的参考电压，选用基准电压芯片ADR03与运放器件OPA350组成参考基准电压电路，为数据采集AD提供稳定的2.5 V电压。AD转换电路参考基准电压的稳定性直接影响采集电路的噪声水平。

3 程序设计

采集系统实现自动切换与数据采集离不开程序控制。数据采集系统程序设计主要包括AD采集时序控制和FPGA逻辑控制两个部分。

3.1 AD转换时序控制设计

图 4所示为采集芯片(ADS1256)与可编程门阵列芯片(FPGA)之间的通信方式。两者之间通过SPI通信协议相互传输数据。图中，CS代表SPI的片选信号，DIN代表SPI的数据输入信号，DOUT代表SPI的数据输出信号，SCLK代表SPI的通信时钟信号。

通过这些信号的传输，ADS1256将采集到的模拟信号转换为数字信号，通过FPGA进行处理和存储。架构方式提高了数据采集系统性能的稳定可靠性。

AD转换时序控制是针对FPGA对ADS1256时序控制与读取/接收数据。在SPI时序下，有以下几点值得关注：

1) TCLK=1/7.68 MHz(外部晶振频率)=0.13 μs；t_data=1/100 s(按100 sps计算)=10 ms。

2) t₁即SPI时钟周期，ADS1256芯片对SPI时钟的要求为4 TCLK~10 t_data，即0.52 μs~100 ms，本设计选用时钟周期为1 MHz。

3) t_2H和t_2L即SCL高电平与低电平间的持续时间，在这两个时间段的datasheet中描述t_2H最大值为9 t_data，而t_2L最小值为200 ns，最大值无意义。本采集系统电路中设计FPGA时钟时序为50 MHz。

3.2 FPGA程序设计

FPGA控制程序是数据采集系统的核心部分，其设计直接影响到系统的性能和稳定性。下面详细介绍FPGA主程序设计步骤：

1) 在完成对ADS1256高精度24位芯片的时序控制后，系统开始采集数据。这个过程是同时对两个通道进行采样，使得系统可以同时获取到微小信号和大震信号。

2) 系统开始采集由信号调理电路传递来的使能信号。该使能信号是用来控制后续选取哪一路信号作为输出的关键依据。在模拟电路中，为了更好地保护信号并提高信号的质量，会对信号进行电压跟随和放大1/8倍的处理。因此，在数据处理之前，需要对这些经过处理的信号进行还原，以便于后续的数据处理和分析。

3) 经过还原处理后的数据被存入FIFO(先进先出)缓存中，直到FIFO被存满。这时，使能信号经过延时处理同步到达第3个FIFO。该延时处理的目的是确保大震信号的采集不会因为小震信号的快速采集而丢失。

4) 在使能信号到达第3个FIFO后，如果使能信号为高电平，则输出大信号通道的24位数据；如果为低电平，则输出小信号通道的24位数据。其目的是根据不同的地震信号等级来选择输出不同的数据，以便于后续的数据处理和分析。

5) 将两个通道的数据组合成一组数据输出。其目的是将两个通道的数据进行合并，以便于后续的数据处理和分析。同时，也可提高地震数据采集系统的性能和稳定性。

4 双AD采集系统测试

为评估设计的双AD采集系统的性能和可靠性，在实验室进行了多种性能指标测试，其中包括输入短路噪声和典型正弦波信号测试两个重要环节^[10]。

输入短路噪声测试时，双AD采集系统输入端直接接地，即模拟输入端短路。增益为1，记录双AD采集系统的输出信号，计算系统输入短路噪声。如图 5所示，测试结果显示，双AD采集系统输入短路噪声低于0.5 μV，达到系统最初的设计目标。

测试双AD采集系统自动转换功能与大信号采集，是通过对双AD采集系统进行正弦大信号测试。将系统接入正弦电压信号，逐步调节输入信号幅度观察系统信号输出。实验结果显示，系统能够自动实现数据采集转换功能，将输入正弦信号转换为数字信号并输出，证明系统能够处理不同幅度的输入信号，满足系统最初设计要求。

在测试实验中，使用了Altera自带的逻辑分析仪和Matlab软件对实验采集数据进行分析处理。通过逻辑分析仪检测双AD采集系统的输入/输出信号幅度；通过Matlab软件，对采集数据进行分析处理后得到采集到的正弦波形曲线，如图 6所示。可见，应用工具软件显著提高了实验室测试效率和系统采集数据的真实性。数据采集系统动态范围估算如下：

$ \begin{gathered} \mathrm{SNR}=20 \times \lg \frac{\mathrm{FSR}}{\mathrm{LSB}}= \\ 20 \times \lg \frac{40}{0.5 \times 10^{-6}} \approx 158(\mathrm{~dB}) \end{gathered} $

(6)

式中，SNR(signal to noise ratio)为采集系统输出信噪比，FSR(full scale range)为可测满幅输入电压，LSB(least significant bit)为可测最低输入电压^[11]。

为进一步测试系统性能及可靠性，基于中国地震局武汉地球观测研究所地震仪小组的CTS-120地震计及本文设计的采集系统，获取地面震动信号如图 7所示，地震计可实时获取地面振动信号。图中横轴为时间轴，纵轴为传感器输出的加速度，其中自上至下分别为垂直于地面方向、水平向的北南和西东方向。

5 结语

本文介绍一种以FPGA为核心的数据采集系统，采用双ADS1256芯片进行监测数据采样。通过双AD接入传感器同时进行采样，设计模拟加数字组合电路时序逻辑控制自动切换开关，保证数据采集系统在记录微小信号的同时，兼顾出现大震信号输入而不发生饱和现象，数据采集系统记录信号动态范围从140 dB提高到158 dB，实验室测试结果也得到相应验证。该系统电路结构简单，成本较低，技术上易于实现。下一步将在台站或观测山洞开展相应的实验。